點擊圖片查看原圖
二、計算機組成原理類
產(chǎn)品介紹：
HLTD-B1計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)是大學(xué)許多系的兩門很重要的課程。為了更好地適應(yīng)這兩門課程的實驗需要，HLTD-B1是一個8位計算機模型實驗系統(tǒng)，可用于大專、本科、碩士研究生計算機組成原理課程、計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。對提高學(xué)生的動手能力、提高學(xué)生對計算機整體和各組成部分的理解、提高學(xué)生的計算機系統(tǒng)綜合設(shè)計能力都會有很大幫助。
實驗系統(tǒng)特點：
1、HLTD-B1計算機組成原理實驗系統(tǒng)采用單板式結(jié)構(gòu)，計算機模型簡單、實用。計算機模型分為數(shù)據(jù)通路、控制器（包括時序電路）、控制臺、用戶自定義區(qū)四部分，劃分清晰，各部分之間采用可插、拔的導(dǎo)線連接，控制器和數(shù)據(jù)通路之間也采用開關(guān)選擇方法，只需接少量的導(dǎo)線進行實驗。接線采用自鎖緊累接方式，接線可靠。
2、上端軟件簡單使用，非常方便用戶使用，數(shù)據(jù)通路實驗也可以用軟件進行實驗，理解后再在實驗臺實驗。詳細說明請點擊頂部“HLTD-B1計算機組成原理實驗系統(tǒng)詳細介紹” 查看。
3、本機指令系統(tǒng)采用4位指令操作碼，容納16條指令，已實現(xiàn)了加、減、與、存數(shù)、取數(shù)、轉(zhuǎn)移、條件轉(zhuǎn)移、停機、開中斷、關(guān)中斷和中斷返回等12條指令，其他指令備用。
4、數(shù)據(jù)通路采用雙端口存儲器作為主存儲器，實現(xiàn)了數(shù)據(jù)總線和指令總線雙總線體制，能實現(xiàn)指令流水性能。
5、數(shù)據(jù)通路中的運算器采用兩片74LS181實現(xiàn)，寄存器堆采用采用一片ispLSI1016/E構(gòu)成，設(shè)計新穎。運算器能完成多種邏輯運算和算術(shù)運算。寄存器堆內(nèi)含4個8位寄存器，能同時進行兩個端口讀、一個端口寫操作。
6、控制器有微程序控制器或者組合邏輯控制器兩種類型，每種類型又有流水和非流水兩種方案。出廠時提供的控制器是微程序控制器。由于控制器和數(shù)據(jù)通路之間采用可插、拔的導(dǎo)線連接，使用時學(xué)生可用自己的控制器代替。學(xué)生設(shè)計的微程序控制器可以是常規(guī)微程序控制器，也可以是流水微程序控制器。
7、實驗臺上提供了1片在系統(tǒng)編程芯片CPLD， ISP器件具有在 系統(tǒng)編程的特點,學(xué)生在PC計算機上設(shè)計完成自己的常規(guī)硬布線邏輯 控制器或者流水硬布線邏輯控制器后，通過下載電纜下載到實驗臺上的CPLD中，CPLD就構(gòu)成了新的控制器，用它代替原有的控制器實現(xiàn)對數(shù)據(jù)通路的控制。實現(xiàn)控制器設(shè)計的實驗對學(xué)生提高計算機系統(tǒng)綜合設(shè)計能力將會有很大幫助。
8、時序電路由1個1MHz晶體振蕩器和2片GAL22V10構(gòu)成。一條微程序時序上分為4拍。一條組合邏輯指令由4個周期組成，一個周期由4拍組成。
9、控制臺部分包含8個數(shù)據(jù)開關(guān)，用于置數(shù)功能；16個雙位開關(guān)，用于置信號電平；多個LED指示燈，用于顯示存儲器左地址、右地址、數(shù)據(jù)總線、指令寄存器、微地址、微標(biāo)志、進位C、中斷允許標(biāo)志?？刂婆_上還有復(fù)位、啟動和中斷三個單脈沖發(fā)生器。控制臺操作有五種操作模式：讀存儲器、寫存儲器、讀寄存器、寫寄存器和啟動程序運行?？刂婆_上有單拍、單指令、單步開關(guān)，微指令單拍、單指令和單步操作。
10、實驗臺上有一片用戶自選器件實驗區(qū)，其中包含了若干雙列直插器件的插座，供用戶做中、小規(guī)模器件使用。
11、電源部分采用模塊電源，重量輕，具有抗電源對地短路能力。
12、接線采用自鎖緊累接方式，接線可靠。
主要實驗項目：
1．運算器組成實驗
2．雙端口存儲器原理實驗
3．?dāng)?shù)據(jù)通路組成實驗
4．微程序控制器組成實驗
5．CPU組成與機器指令執(zhí)行實驗
6．中斷原理實驗
7．常規(guī)硬布線控制器的設(shè)計和調(diào)試實驗
8．流水微程序控制器設(shè)計和調(diào)試實驗
9．流水硬布線控制器設(shè)計和調(diào)試實驗
HLTD-B2計算機組成原理及系統(tǒng)結(jié)構(gòu)
產(chǎn)品介紹：
計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)都是大學(xué)計算機系的重要課程。 HLTD-B2 適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。支技兩種模式的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)的實驗
模式一中 HLTD-B 實驗箱的最大優(yōu)點是開放式 CPU 設(shè)計和測試，能完成計算機組成原理和系統(tǒng)結(jié)構(gòu)的實驗，同時也可用于學(xué)生的課程設(shè)計和畢業(yè)設(shè)計。是培養(yǎng)學(xué)生的創(chuàng)新精神和實踐能力、提高大學(xué)計算機教學(xué)質(zhì)量的實驗設(shè)備。
模式二中該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或 PC 機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。用戶可自行設(shè)計 CPU( 可以含流水和 CACHE) 。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進
模式一、開放式 CPU 實驗:
一、主要技術(shù)指標(biāo)
1 、實驗系統(tǒng)主要由 PC 監(jiān)控系統(tǒng)，外部程序存儲器， FPGA 及其相關(guān)下載電路，以及控制電路組成。
2 、 16 位 CPU 基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計 CPU 指令系統(tǒng)，從而實現(xiàn)指令系統(tǒng)和 CPU 系統(tǒng)結(jié)構(gòu)的可變性。
3 、上端軟件能夠按一個時鐘脈沖、半個時鐘和連續(xù)運行三種方式調(diào)試 CPU 測試程序，能夠監(jiān)測 CPU 內(nèi)部的所有信號和數(shù)據(jù)。
4 、外部存儲器由兩片 HM6116 器件并聯(lián)構(gòu)成 2K X 16 位的存儲器。
5 、 FPGA （ CPU ）采用 Altera 公司 cyclone 系列的 EP1C12 或其它 FPGA 芯片。
6 、三種調(diào)試模式：
7 、機器字長 16 位 , 即數(shù)據(jù)總線、地址總線均是 16 位。
二、計算機組成原理實驗
1 、編碼實驗： Hamming 碼， CRC 碼， BCD 碼的加法。
2 、運算器部件實驗：移位器，加法器，乘法器，除法器。
3 、時序部件
4 、 實驗 CPU ：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲器部件， CPU 調(diào)試，微程序控制器
5 、 EP1C6 （ EP1C12 ）內(nèi)部存儲器（ RAM 、 ROM 和 FIFO ）實驗
三、計算機系統(tǒng)結(jié)構(gòu)基本實驗
四、數(shù)字電路實驗
模式二、計算機組成原理及體系結(jié)構(gòu) :
一、主要技術(shù)指標(biāo)
1 、機器字長 16 位（也可設(shè)計成 8 位字長的另外一個新的系統(tǒng)），即運算器、主存、數(shù)據(jù)總線、地址總線、指令等都是 16 位。
2、完整的指令系統(tǒng)被劃分為基本指令和擴展指令兩部分，支持多種基本尋址方式。其中的基本指令已經(jīng)實現(xiàn)，用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序，保留的多條擴展指令供實驗者自己實現(xiàn)。
3、主存最大尋址空間是 18K 字（ 16 位），基本容量為 8K 字的 ROM 和 2K 字的 RAM 存儲區(qū)域。另外的 8K 字用于完成存儲器容量擴展的教學(xué)實驗。 FPGA 芯片和存儲器芯片之間可以通過分開的地址總線和分開的數(shù)據(jù)總線實現(xiàn)連接，這在實現(xiàn)分開的指令存儲器和數(shù)據(jù)存儲器的方案中是必要的。
4 、運算器是參照 Am2901 芯片的組成和功能來設(shè)計的， ALU 實現(xiàn) 8 種算術(shù)與邏輯運算功能，
內(nèi)部包括 16 個雙端口讀出、單端口寫入的通用寄存器，和一個能自行移位的乘商寄存器。設(shè)置 C （進位）、 Z （結(jié)果為 0 ）、 V （溢出）和 S （符號位）四個狀態(tài)標(biāo)志位。
5 、控制器采用硬連線控制器方案實現(xiàn)，也可修改成微程序控制器。實驗人員可方便地修改已有設(shè)計，或加進若干條自己設(shè)計與實現(xiàn)的新指令，新老指令同時運行。
6 、主機上安裝有二路 INTEL8251 串行接口，可直接接計算機終端，或接入一臺 PC 機作為自己的仿真終端。選用了 MAX202 倍壓線路，以避免使用 +12V 和 -12V 電源。
7 、兩路的串行接口的接插座安放在機箱后側(cè)板以方便接線插拔和機箱蓋的打開關(guān)閉。
8 、在主板上設(shè)置有一些撥數(shù)的開關(guān)和微型開關(guān)、按鍵和指示燈，支持最低層的手工操作方式的輸入 / 輸出和機器調(diào)試。
9 、實驗機硬件系統(tǒng)，全部功能部件分區(qū)域劃分在大一些的水平放置的一塊印制電路板的不同區(qū)域，所有器件都用插座插接在印制板上，便于更換器件。
10 、板上安裝了很多發(fā)光二極管指示燈和數(shù)碼管，用于顯示重要的數(shù)據(jù)或控制信號的狀態(tài)。
二、基本實驗
三、可選實驗（課程設(shè)計、畢業(yè)設(shè)計）
四、數(shù)字電路實驗
HLTD-B2計算機組成原理及系統(tǒng)結(jié)構(gòu)
產(chǎn)品介紹：
計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)都是大學(xué)計算機系的重要課程。HLTD-B2 適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。支技兩種模式的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)的實驗
模式一中HLTD-B 實驗箱的最大優(yōu)點是開放式 CPU 設(shè)計和測試，能完成計算機組成原理和系統(tǒng)結(jié)構(gòu)的實驗，同時也可用于學(xué)生的課程設(shè)計和畢業(yè)設(shè)計。是培養(yǎng)學(xué)生的創(chuàng)新精神和實踐能力、提高大學(xué)計算機教學(xué)質(zhì)量的實驗設(shè)備。
模式二中該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或 PC 機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。用戶可自行設(shè)計 CPU( 可以含流水和 CACHE) 。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進
模式一、開放式 CPU 實驗:
一、主要技術(shù)指標(biāo)
1 、實驗系統(tǒng)主要由 PC 監(jiān)控系統(tǒng)，外部程序存儲器， FPGA 及其相關(guān)下載電路，以及控制電路組成。
2 、 16 位 CPU 基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計 CPU 指令系統(tǒng)，從而實現(xiàn)指令系統(tǒng)和 CPU 系統(tǒng)結(jié)構(gòu)的可變性。
3 、上端軟件能夠按一個時鐘脈沖、半個時鐘和連續(xù)運行三種方式調(diào)試 CPU 測試程序，能夠監(jiān)測 CPU 內(nèi)部的所有信號和數(shù)據(jù)。
4 、外部存儲器由兩片 HM6116 器件并聯(lián)構(gòu)成 2K X 16 位的存儲器。
5 、 FPGA （ CPU ）采用 Altera 公司 cyclone 系列的 EP1C12 或其它 FPGA 芯片。
6 、三種調(diào)試模式：
7 、機器字長 16 位 , 即數(shù)據(jù)總線、地址總線均是 16 位。
二、計算機組成原理實驗
1 、編碼實驗： Hamming 碼， CRC 碼， BCD 碼的加法。
2 、運算器部件實驗：移位器，加法器，乘法器，除法器。
3 、時序部件
4 、 實驗 CPU ：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲器部件， CPU 調(diào)試，微程序控制器
5 、 EP1C6 （ EP1C12 ）內(nèi)部存儲器（ RAM 、 ROM 和 FIFO ）實驗
三、計算機系統(tǒng)結(jié)構(gòu)基本實驗
四、數(shù)字電路實驗
模式二、計算機組成原理及體系結(jié)構(gòu) :
一、主要技術(shù)指標(biāo)
1 、機器字長 16 位（也可設(shè)計成 8 位字長的另外一個新的系統(tǒng)），即運算器、主存、數(shù)據(jù)總線、地址總線、指令等都是 16 位。
2、完整的指令系統(tǒng)被劃分為基本指令和擴展指令兩部分，支持多種基本尋址方式。其中的基本指令已經(jīng)實現(xiàn)，用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序，保留的多條擴展指令供實驗者自己實現(xiàn)。
3、主存最大尋址空間是 18K 字（ 16 位），基本容量為 8K 字的 ROM 和 2K 字的 RAM 存儲區(qū)域。另外的 8K 字用于完成存儲器容量擴展的教學(xué)實驗。 FPGA 芯片和存儲器芯片之間可以通過分開的地址總線和分開的數(shù)據(jù)總線實現(xiàn)連接，這在實現(xiàn)分開的指令存儲器和數(shù)據(jù)存儲器的方案中是必要的。
4 、運算器是參照 Am2901 芯片的組成和功能來設(shè)計的， ALU 實現(xiàn) 8 種算術(shù)與邏輯運算功能，
內(nèi)部包括 16 個雙端口讀出、單端口寫入的通用寄存器，和一個能自行移位的乘商寄存器。設(shè)置 C （進位）、 Z （結(jié)果為 0 ）、 V （溢出）和 S （符號位）四個狀態(tài)標(biāo)志位。
5 、控制器采用硬連線控制器方案實現(xiàn)，也可修改成微程序控制器。實驗人員可方便地修改已有設(shè)計，或加進若干條自己設(shè)計與實現(xiàn)的新指令，新老指令同時運行。
6 、主機上安裝有二路 INTEL8251 串行接口，可直接接計算機終端，或接入一臺 PC 機作為自己的仿真終端。選用了 MAX202 倍壓線路，以避免使用 +12V 和 -12V 電源。
7 、兩路的串行接口的接插座安放在機箱后側(cè)板以方便接線插拔和機箱蓋的打開關(guān)閉。
8 、在主板上設(shè)置有一些撥數(shù)的開關(guān)和微型開關(guān)、按鍵和指示燈，支持最低層的手工操作方式的輸入 / 輸出和機器調(diào)試。
9 、實驗機硬件系統(tǒng)，全部功能部件分區(qū)域劃分在大一些的水平放置的一塊印制電路板的不同區(qū)域，所有器件都用插座插接在印制板上，便于更換器件。
10 、板上安裝了很多發(fā)光二極管指示燈和數(shù)碼管，用于顯示重要的數(shù)據(jù)或控制信號的狀態(tài)。
二、基本實驗
三、可選實驗（課程設(shè)計、畢業(yè)設(shè)計）
四、數(shù)字電路實驗
HLTD-B3計算機組成原理及系統(tǒng)結(jié)構(gòu)
產(chǎn)品介紹：
HLTD-B3是16位機教學(xué)系統(tǒng)。適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。實驗系統(tǒng)分成主要的兩個部分：一部分采用模塊化的結(jié)構(gòu)(運算器、控制器、主存儲器、I/O接口和中斷)構(gòu)成一臺完整的模型計算機，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實驗方便高效；采用先進的FPGA芯片，用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進。
一、主要技術(shù)指標(biāo)
HLTD-B3是16位機教學(xué)系統(tǒng)。適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。實驗系統(tǒng)分成主要的兩個部分：一部分采用模塊化的結(jié)構(gòu)(運算器、控制器、主存儲器、I/O接口和中斷)構(gòu)成一臺完整的模型計算機，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實驗方便高效；采用先進的FPGA芯片，用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進。
一、主要技術(shù)指標(biāo)
1、機器字長16位，即運算器、主存、數(shù)據(jù)總線、地址總線均是16位。
2、指令系統(tǒng)支持多種基本尋址方式。其中部分指令已實現(xiàn)，用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序，尚保留多條指令供用戶自己實現(xiàn)。
3、主存最大尋址空間是18K字，基本容量為8K字節(jié)(或16位字)的E2PROM和2K字節(jié)(或16位字)的RAM存儲區(qū)域?？蛇M行主存儲器擴展實驗。當(dāng)擴展存儲器當(dāng)主存儲器使用時，可用做用戶的監(jiān)控系統(tǒng)，而不破壞原監(jiān)控系統(tǒng)，非常方便教學(xué)。
4、運算器由一片CPLD構(gòu)成，ALU實現(xiàn)8種算術(shù)與邏輯運算功能， 內(nèi)部包括16個雙端口讀出、單端口寫入的通用寄存器， 和一個能自行移位的乘商寄存器。設(shè)置C、Z、 V、S四個狀態(tài)標(biāo)志位。用戶也可自行自己的運算器，采用USB下載，使用非常方便。
5、控制器采用微程序和硬布線兩種控制方案實現(xiàn)， 用戶可根據(jù)自己的需要選擇。微程序控制器采用系統(tǒng)上帶有IO輸入/輸出（計算機COM口）進行更改，非常方便用戶自行設(shè)計自已的微程序控制器。硬布線控制器采用一片F(xiàn)PGA，使用USB下載，可完成用戶自行設(shè)計的多種控制器。
6、主機上安裝有一路INTEL8251串行接口，可直接接計算機終端， 或接入一臺PC機作為自己的仿真終端。選用了MAX202倍壓線路，以避免使用+12V和-12V電源。另保留一路為用戶擴展用。用戶可完成串口初始化，雙機通訊等實驗。或者使用實驗系統(tǒng)上系統(tǒng)自帶的簡易仿終端（TFT液晶輸入/輸出模塊）。
7、主機可完成三級中斷實驗和中斷嵌套實驗。
8、在主板上設(shè)有擴展實驗接口和擴展實驗區(qū)，提供擴展內(nèi)存和各種/輸出接口實驗所需的地址、數(shù)據(jù)和控制等信號，以便支持在主板上完成這類擴展實驗。
9、提供多種擴展接口實驗小板（用戶選購）。
10、實驗箱有自己的監(jiān)控程序（操作系統(tǒng)），支持多種實驗方式（如：單步/連續(xù)，手動置指令/從內(nèi)存讀指令等），監(jiān)控源碼開放，用戶可以修改或使用自己的監(jiān)控程序。
11、實驗箱上的FPGA芯片也可用于實現(xiàn)各種時序電路和組合邏輯電路實驗。及部分EDA實驗。
12、實驗箱上的FPGA芯片可以實現(xiàn)流水和非流水兩種CPU方案，還可完成高速緩沖存儲器（cache）的教學(xué)實驗。
13、提供最齊全的設(shè)計、實現(xiàn)、操作使用的資料。包括邏輯圖、可編程器件的邏輯內(nèi)容, 指令格式與功能，微指令格式及微程序清單，組合邏輯的指令執(zhí)行流程表及化簡后的全部邏輯表達式, 監(jiān)控程序的源碼等內(nèi)容，還包括對上述內(nèi)容必要的文字說明，還可以提供PC機仿真終端程序、交叉匯編程序源程序清單。
14、提供配套的教師用書，把一些在講課中應(yīng)強調(diào)的內(nèi)容，各基本實驗項目的參考答案等匯集在一起，給出各基本實驗的詳細的操作步驟，以減輕講課與輔導(dǎo)實驗教師的備課負擔(dān)。
15、提供上端教學(xué)軟件，可方便用戶編寫和下載用戶的微程序控制器，上端軟件提供仿終端，方便用戶教學(xué)實驗。
產(chǎn)品介紹：
HLTD-B4計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)是大學(xué)許多系的兩門很重要的課程。為了更好地適應(yīng)這兩門課程的實驗需要，HLTD-B1是一個8位計算機模型實驗系統(tǒng)，可用于大專、本科、碩士研究生計算機組成原理課程、計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。對提高學(xué)生的動手能力、提高學(xué)生對計算機整體和各組成部分的理解、提高學(xué)生的計算機系統(tǒng)綜合設(shè)計能力都會有很大幫助。
實驗系統(tǒng)特點：
1、HLTD-B4計算機組成原理實驗系統(tǒng)采用單板式結(jié)構(gòu)，計算機模型簡單、實用。計算機模型分為數(shù)據(jù)通路、控制器（包括時序電路）、控制臺、用戶自定義區(qū)四部分，劃分清晰，各部分之間采用可插、拔的導(dǎo)線連接，控制器和數(shù)據(jù)通路之間也采用開關(guān)選擇方法，只需接少量的導(dǎo)線進行實驗。接線采用自鎖緊累接方式，接線可靠。
2、上端軟件簡單使用，非常方便用戶使用，數(shù)據(jù)通路實驗也可以用軟件進行實驗，理解后再在實驗臺實驗。詳細說明請點擊頂部“HLTD-B4計算機組成原理實驗系統(tǒng)詳細介紹” 查看。
3、本機指令系統(tǒng)采用4位指令操作碼，容納16條指令，已實現(xiàn)了加、減、與、存數(shù)、取數(shù)、轉(zhuǎn)移、條件轉(zhuǎn)移、停機、開中斷、關(guān)中斷和中斷返回等12條指令，其他指令備用。
4、數(shù)據(jù)通路采用雙端口存儲器作為主存儲器，實現(xiàn)了數(shù)據(jù)總線和指令總線雙總線體制，能實現(xiàn)指令流水性能。
5、數(shù)據(jù)通路中的運算器采1片CPLD實現(xiàn)，寄存器堆采用采用一片ispLSI1016/E構(gòu)成，設(shè)計新穎。運算器能完成多種邏輯運算和算術(shù)運算。寄存器堆內(nèi)含4個8位寄存器，能同時進行兩個端口讀、一個端口寫操作。
6、控制器有微程序控制器或者組合邏輯控制器兩種類型，每種類型又有流水和非流水兩種方案。出廠時提供的控制器是微程序控制器。由于控制器和數(shù)據(jù)通路之間采用可插、拔的導(dǎo)線連接，使用時學(xué)生可用自己的控制器代替。學(xué)生設(shè)計的微程序控制器可以是常規(guī)微程序控制器，也可以是流水微程序控制器。
7、實驗臺上提供了1片在系統(tǒng)編程芯片CPLD， ISP器件具有在 系統(tǒng)編程的特點,學(xué)生在PC計算機上設(shè)計完成自己的常規(guī)硬布線邏輯 控制器或者流水硬布線邏輯控制器后，通過下載電纜下載到實驗臺上的CPLD中，CPLD就構(gòu)成了新的控制器，用它代替原有的控制器實現(xiàn)對數(shù)據(jù)通路的控制。實現(xiàn)控制器設(shè)計的實驗對學(xué)生提高計算機系統(tǒng)綜合設(shè)計能力將會有很大幫助。
8、時序電路由1個1MHz晶體振蕩器和2片GAL22V10構(gòu)成。一條微程序時序上分為4拍。一條組合邏輯指令由4個周期組成，一個周期由4拍組成。
9、控制臺部分包含8個數(shù)據(jù)開關(guān)，用于置數(shù)功能；16個雙位開關(guān)，用于置信號電平；多個LED指示燈，用于顯示存儲器左地址、右地址、數(shù)據(jù)總線、指令寄存器、微地址、微標(biāo)志、進位C、中斷允許標(biāo)志?？刂婆_上還有復(fù)位、啟動和中斷三個單脈沖發(fā)生器?？刂婆_操作有五種操作模式：讀存儲器、寫存儲器、讀寄存器、寫寄存器和啟動程序運行?？刂婆_上有單拍、單指令、單步開關(guān)，微指令單拍、單指令和單步操作。
10、實驗臺上有一片用戶自選器件實驗區(qū)，其中包含了若干雙列直插器件的插座，供用戶做中、小規(guī)模器件使用。
11、電源部分采用模塊電源，重量輕，具有抗電源對地短路能力。
12、接線采用自鎖緊連接方式，接線可靠。
主要實驗項目：
1．運算器組成實驗
2．雙端口存儲器原理實驗
3．?dāng)?shù)據(jù)通路組成實驗
4．微程序控制器組成實驗
5．CPU組成與機器指令執(zhí)行實驗
6．中斷原理實驗
7．常規(guī)硬布線控制器的設(shè)計和調(diào)試實驗
8．流水微程序控制器設(shè)計和調(diào)試實驗
9．流水硬布線控制器設(shè)計和調(diào)試實驗
HLTD-B5計算機組成原理及系統(tǒng)結(jié)構(gòu)
產(chǎn)品介紹：
HLTD-B5是16位機教學(xué)系統(tǒng)。適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。實驗系統(tǒng)分成主要的兩個部分：一部分采用模塊化的結(jié)構(gòu)(運算器、控制器、主存儲器、I/O接口和中斷)構(gòu)成一臺完整的模型計算機，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實驗方便高效；采用先進的FPGA芯片，用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進。
一、主要技術(shù)指標(biāo)
HLTD-B5是16位機教學(xué)系統(tǒng)。適用于本科、碩士研究生的計算機組成原理和計算機系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進行聯(lián)機操作和執(zhí)行比較完整的程序。實驗系統(tǒng)分成主要的兩個部分：一部分采用模塊化的結(jié)構(gòu)(運算器、控制器、主存儲器、I/O接口和中斷)構(gòu)成一臺完整的模型計算機，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實驗方便高效；采用先進的FPGA芯片，用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進。
一、主要技術(shù)指標(biāo)
1、機器字長16位，即運算器、主存、數(shù)據(jù)總線、地址總線均是16位。
2、指令系統(tǒng)支持多種基本尋址方式。其中部分指令已實現(xiàn)，用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序，尚保留多條指令供用戶自己實現(xiàn)。
3、主存最大尋址空間是18K字，基本容量為8K字節(jié)(或16位字)的E2PROM和2K字節(jié)(或16位字)的RAM存儲區(qū)域?？蛇M行主存儲器擴展實驗。當(dāng)擴展存儲器當(dāng)主存儲器使用時，可用做用戶的監(jiān)控系統(tǒng)，而不破壞原監(jiān)控系統(tǒng)，非常方便教學(xué)。
4、運算器由一片CPLD構(gòu)成，ALU實現(xiàn)8種算術(shù)與邏輯運算功能， 內(nèi)部包括16個雙端口讀出、單端口寫入的通用寄存器， 和一個能自行移位的乘商寄存器。設(shè)置C、Z、 V、S四個狀態(tài)標(biāo)志位。用戶也可自行自己的運算器，采用USB下載，使用非常方便。
5、控制器采用微程序和硬布線兩種控制方案實現(xiàn)， 用戶可根據(jù)自己的需要選擇。微程序控制器采用系統(tǒng)上帶有IO輸入/輸出（計算機COM口）進行更改，非常方便用戶自行設(shè)計自已的微程序控制器。硬布線控制器采用一片F(xiàn)PGA，使用USB下載，可完成用戶自行設(shè)計的多種控制器。
6、主機上安裝有一路INTEL8251串行接口，可直接接計算機終端， 或接入一臺PC機作為自己的仿真終端。選用了MAX202倍壓線路，以避免使用+12V和-12V電源。另保留一路為用戶擴展用。用戶可完成串口初始化，雙機通訊等實驗。或者使用實驗系統(tǒng)上系統(tǒng)自帶的簡易仿終端（TFT液晶輸入/輸出模塊）。
7、主機可完成三級中斷實驗和中斷嵌套實驗。
8、在主板上設(shè)有擴展實驗接口和擴展實驗區(qū)，提供擴展內(nèi)存和各種/輸出接口實驗所需的地址、數(shù)據(jù)和控制等信號，以便支持在主板上完成這類擴展實驗。
9、提供多種擴展接口實驗小板（用戶選購）。
10、實驗箱有自己的監(jiān)控程序（操作系統(tǒng)），支持多種實驗方式（如：單步/連續(xù)，手動置指令/從內(nèi)存讀指令等），監(jiān)控源碼開放，用戶可以修改或使用自己的監(jiān)控程序。
11、實驗箱上的FPGA芯片也可用于實現(xiàn)各種時序電路和組合邏輯電路實驗。及部分EDA實驗。
12、實驗箱上的FPGA芯片可以實現(xiàn)流水和非流水兩種CPU方案，還可完成高速緩沖存儲器（cache）的教學(xué)實驗。
13、提供最齊全的設(shè)計、實現(xiàn)、操作使用的資料。包括邏輯圖、可編程器件的邏輯內(nèi)容, 指令格式與功能，微指令格式及微程序清單，組合邏輯的指令執(zhí)行流程表及化簡后的全部邏輯表達式, 監(jiān)控程序的源碼等內(nèi)容，還包括對上述內(nèi)容必要的文字說明，還可以提供PC機仿真終端程序、交叉匯編程序源程序清單。
14、提供配套的教師用書，把一些在講課中應(yīng)強調(diào)的內(nèi)容，各基本實驗項目的參考答案等匯集在一起，給出各基本實驗的詳細的操作步驟，以減輕講課與輔導(dǎo)實驗教師的備課負擔(dān)。
15、提供上端教學(xué)軟件，可方便用戶編寫和下載用戶的微程序控制器，上端軟件提供仿終端，方便用戶教學(xué)實驗。
