二、計(jì)算機(jī)組成原理類(lèi)

HLTD-B1計(jì)算機(jī)組成原理及數(shù)字邏輯電路

產(chǎn)品介紹：

HLTD-B1計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是大學(xué)許多系的兩門(mén)很重要的課程。為了更好地適應(yīng)這兩門(mén)課程的實(shí)驗(yàn)需要，HLTD-B1是一個(gè)8位計(jì)算機(jī)模型實(shí)驗(yàn)系統(tǒng)，可用于大專(zhuān)、本科、碩士研究生計(jì)算機(jī)組成原理課程、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。對(duì)提高學(xué)生的動(dòng)手能力、提高學(xué)生對(duì)計(jì)算機(jī)整體和各組成部分的理解、提高學(xué)生的計(jì)算機(jī)系統(tǒng)綜合設(shè)計(jì)能力都會(huì)有很大幫助。 
實(shí)驗(yàn)系統(tǒng)特點(diǎn)： 
1、HLTD-B1計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)采用單板式結(jié)構(gòu)，計(jì)算機(jī)模型簡(jiǎn)單、實(shí)用。計(jì)算機(jī)模型分為數(shù)據(jù)通路、控制器（包括時(shí)序電路）、控制臺(tái)、用戶自定義區(qū)四部分，劃分清晰，各部分之間采用可插、拔的導(dǎo)線連接，控制器和數(shù)據(jù)通路之間也采用開(kāi)關(guān)選擇方法，只需接少量的導(dǎo)線進(jìn)行實(shí)驗(yàn)。接線采用自鎖緊累接方式，接線可靠。 
2、上端軟件簡(jiǎn)單使用，非常方便用戶使用，數(shù)據(jù)通路實(shí)驗(yàn)也可以用軟件進(jìn)行實(shí)驗(yàn)，理解后再在實(shí)驗(yàn)臺(tái)實(shí)驗(yàn)。詳細(xì)說(shuō)明請(qǐng)點(diǎn)擊頂部“HLTD-B1計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)詳細(xì)介紹” 查看。 
3、本機(jī)指令系統(tǒng)采用4位指令操作碼，容納16條指令，已實(shí)現(xiàn)了加、減、與、存數(shù)、取數(shù)、轉(zhuǎn)移、條件轉(zhuǎn)移、停機(jī)、開(kāi)中斷、關(guān)中斷和中斷返回等12條指令，其他指令備用。 
4、數(shù)據(jù)通路采用雙端口存儲(chǔ)器作為主存儲(chǔ)器，實(shí)現(xiàn)了數(shù)據(jù)總線和指令總線雙總線體制，能實(shí)現(xiàn)指令流水性能。 
5、數(shù)據(jù)通路中的運(yùn)算器采用兩片74LS181實(shí)現(xiàn)，寄存器堆采用采用一片ispLSI1016/E構(gòu)成，設(shè)計(jì)新穎。運(yùn)算器能完成多種邏輯運(yùn)算和算術(shù)運(yùn)算。寄存器堆內(nèi)含4個(gè)8位寄存器，能同時(shí)進(jìn)行兩個(gè)端口讀、一個(gè)端口寫(xiě)操作。 
6、控制器有微程序控制器或者組合邏輯控制器兩種類(lèi)型，每種類(lèi)型又有流水和非流水兩種方案。出廠時(shí)提供的控制器是微程序控制器。由于控制器和數(shù)據(jù)通路之間采用可插、拔的導(dǎo)線連接，使用時(shí)學(xué)生可用自己的控制器代替。學(xué)生設(shè)計(jì)的微程序控制器可以是常規(guī)微程序控制器，也可以是流水微程序控制器。 
7、實(shí)驗(yàn)臺(tái)上提供了1片在系統(tǒng)編程芯片CPLD， ISP器件具有在 系統(tǒng)編程的特點(diǎn),學(xué)生在PC計(jì)算機(jī)上設(shè)計(jì)完成自己的常規(guī)硬布線邏輯 控制器或者流水硬布線邏輯控制器后，通過(guò)下載電纜下載到實(shí)驗(yàn)臺(tái)上的CPLD中，CPLD就構(gòu)成了新的控制器，用它代替原有的控制器實(shí)現(xiàn)對(duì)數(shù)據(jù)通路的控制。實(shí)現(xiàn)控制器設(shè)計(jì)的實(shí)驗(yàn)對(duì)學(xué)生提高計(jì)算機(jī)系統(tǒng)綜合設(shè)計(jì)能力將會(huì)有很大幫助。 
8、時(shí)序電路由1個(gè)1MHz晶體振蕩器和2片GAL22V10構(gòu)成。一條微程序時(shí)序上分為4拍。一條組合邏輯指令由4個(gè)周期組成，一個(gè)周期由4拍組成。 
9、控制臺(tái)部分包含8個(gè)數(shù)據(jù)開(kāi)關(guān)，用于置數(shù)功能；16個(gè)雙位開(kāi)關(guān)，用于置信號(hào)電平；多個(gè)LED指示燈，用于顯示存儲(chǔ)器左地址、右地址、數(shù)據(jù)總線、指令寄存器、微地址、微標(biāo)志、進(jìn)位C、中斷允許標(biāo)志。控制臺(tái)上還有復(fù)位、啟動(dòng)和中斷三個(gè)單脈沖發(fā)生器?？刂婆_(tái)操作有五種操作模式：讀存儲(chǔ)器、寫(xiě)存儲(chǔ)器、讀寄存器、寫(xiě)寄存器和啟動(dòng)程序運(yùn)行?？刂婆_(tái)上有單拍、單指令、單步開(kāi)關(guān)，微指令單拍、單指令和單步操作。 
10、實(shí)驗(yàn)臺(tái)上有一片用戶自選器件實(shí)驗(yàn)區(qū)，其中包含了若干雙列直插器件的插座，供用戶做中、小規(guī)模器件使用。 
11、電源部分采用模塊電源，重量輕，具有抗電源對(duì)地短路能力。 
12、接線采用自鎖緊累接方式，接線可靠。

主要實(shí)驗(yàn)項(xiàng)目： 
1．運(yùn)算器組成實(shí)驗(yàn) 
2．雙端口存儲(chǔ)器原理實(shí)驗(yàn) 
3．?dāng)?shù)據(jù)通路組成實(shí)驗(yàn) 
4．微程序控制器組成實(shí)驗(yàn) 
5．CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn) 
6．中斷原理實(shí)驗(yàn) 
7．常規(guī)硬布線控制器的設(shè)計(jì)和調(diào)試實(shí)驗(yàn) 
8．流水微程序控制器設(shè)計(jì)和調(diào)試實(shí)驗(yàn) 
9．流水硬布線控制器設(shè)計(jì)和調(diào)試實(shí)驗(yàn)

HLTD-B2計(jì)算機(jī)組成原理及系統(tǒng)結(jié)構(gòu)

產(chǎn)品介紹：

計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)都是大學(xué)計(jì)算機(jī)系的重要課程。 HLTD-B2 適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。支技兩種模式的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn) 
模式一中 HLTD-B 實(shí)驗(yàn)箱的最大優(yōu)點(diǎn)是開(kāi)放式 CPU 設(shè)計(jì)和測(cè)試，能完成計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn)，同時(shí)也可用于學(xué)生的課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)。是培養(yǎng)學(xué)生的創(chuàng)新精神和實(shí)踐能力、提高大學(xué)計(jì)算機(jī)教學(xué)質(zhì)量的實(shí)驗(yàn)設(shè)備。 
模式二中該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或 PC 機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。用戶可自行設(shè)計(jì) CPU( 可以含流水和 CACHE) 。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn) 
模式一、開(kāi)放式 CPU 實(shí)驗(yàn): 
一、主要技術(shù)指標(biāo) 
1 、實(shí)驗(yàn)系統(tǒng)主要由 PC 監(jiān)控系統(tǒng)，外部程序存儲(chǔ)器， FPGA 及其相關(guān)下載電路，以及控制電路組成。 
2 、 16 位 CPU 基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計(jì) CPU 指令系統(tǒng)，從而實(shí)現(xiàn)指令系統(tǒng)和 CPU 系統(tǒng)結(jié)構(gòu)的可變性。 
3 、上端軟件能夠按一個(gè)時(shí)鐘脈沖、半個(gè)時(shí)鐘和連續(xù)運(yùn)行三種方式調(diào)試 CPU 測(cè)試程序，能夠監(jiān)測(cè) CPU 內(nèi)部的所有信號(hào)和數(shù)據(jù)。 
4 、外部存儲(chǔ)器由兩片 HM6116 器件并聯(lián)構(gòu)成 2K X 16 位的存儲(chǔ)器。 
5 、 FPGA （ CPU ）采用 Altera 公司 cyclone 系列的 EP1C12 或其它 FPGA 芯片。 
6 、三種調(diào)試模式： 
7 、機(jī)器字長(zhǎng) 16 位 , 即數(shù)據(jù)總線、地址總線均是 16 位。 
二、計(jì)算機(jī)組成原理實(shí)驗(yàn) 
1 、編碼實(shí)驗(yàn)： Hamming 碼， CRC 碼， BCD 碼的加法。 
2 、運(yùn)算器部件實(shí)驗(yàn)：移位器，加法器，乘法器，除法器。 
3 、時(shí)序部件 
4 、 實(shí)驗(yàn) CPU ：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲(chǔ)器部件， CPU 調(diào)試，微程序控制器 
5 、 EP1C6 （ EP1C12 ）內(nèi)部存儲(chǔ)器（ RAM 、 ROM 和 FIFO ）實(shí)驗(yàn) 
三、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基本實(shí)驗(yàn) 
四、數(shù)字電路實(shí)驗(yàn) 
模式二、計(jì)算機(jī)組成原理及體系結(jié)構(gòu) : 
一、主要技術(shù)指標(biāo) 
1 、機(jī)器字長(zhǎng) 16 位（也可設(shè)計(jì)成 8 位字長(zhǎng)的另外一個(gè)新的系統(tǒng)），即運(yùn)算器、主存、數(shù)據(jù)總線、地址總線、指令等都是 16 位。 
2、完整的指令系統(tǒng)被劃分為基本指令和擴(kuò)展指令兩部分，支持多種基本尋址方式。其中的基本指令已經(jīng)實(shí)現(xiàn)，用于設(shè)計(jì)監(jiān)控程序和用戶的常規(guī)匯編程序，保留的多條擴(kuò)展指令供實(shí)驗(yàn)者自己實(shí)現(xiàn)。 
3、主存最大尋址空間是 18K 字（ 16 位），基本容量為 8K 字的 ROM 和 2K 字的 RAM 存儲(chǔ)區(qū)域。另外的 8K 字用于完成存儲(chǔ)器容量擴(kuò)展的教學(xué)實(shí)驗(yàn)。 FPGA 芯片和存儲(chǔ)器芯片之間可以通過(guò)分開(kāi)的地址總線和分開(kāi)的數(shù)據(jù)總線實(shí)現(xiàn)連接，這在實(shí)現(xiàn)分開(kāi)的指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的方案中是必要的。
4 、運(yùn)算器是參照 Am2901 芯片的組成和功能來(lái)設(shè)計(jì)的， ALU 實(shí)現(xiàn) 8 種算術(shù)與邏輯運(yùn)算功能， 
內(nèi)部包括 16 個(gè)雙端口讀出、單端口寫(xiě)入的通用寄存器，和一個(gè)能自行移位的乘商寄存器。設(shè)置 C （進(jìn)位）、 Z （結(jié)果為 0 ）、 V （溢出）和 S （符號(hào)位）四個(gè)狀態(tài)標(biāo)志位。 
5 、控制器采用硬連線控制器方案實(shí)現(xiàn)，也可修改成微程序控制器。實(shí)驗(yàn)人員可方便地修改已有設(shè)計(jì)，或加進(jìn)若干條自己設(shè)計(jì)與實(shí)現(xiàn)的新指令，新老指令同時(shí)運(yùn)行。 
6 、主機(jī)上安裝有二路 INTEL8251 串行接口，可直接接計(jì)算機(jī)終端，或接入一臺(tái) PC 機(jī)作為自己的仿真終端。選用了 MAX202 倍壓線路，以避免使用 +12V 和 -12V 電源。 
7 、兩路的串行接口的接插座安放在機(jī)箱后側(cè)板以方便接線插拔和機(jī)箱蓋的打開(kāi)關(guān)閉。 
8 、在主板上設(shè)置有一些撥數(shù)的開(kāi)關(guān)和微型開(kāi)關(guān)、按鍵和指示燈，支持最低層的手工操作方式的輸入 / 輸出和機(jī)器調(diào)試。 
9 、實(shí)驗(yàn)機(jī)硬件系統(tǒng)，全部功能部件分區(qū)域劃分在大一些的水平放置的一塊印制電路板的不同區(qū)域，所有器件都用插座插接在印制板上，便于更換器件。 
10 、板上安裝了很多發(fā)光二極管指示燈和數(shù)碼管，用于顯示重要的數(shù)據(jù)或控制信號(hào)的狀態(tài)。 
二、基本實(shí)驗(yàn) 
三、可選實(shí)驗(yàn)（課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)） 
四、數(shù)字電路實(shí)驗(yàn)

HLTD-B2計(jì)算機(jī)組成原理及系統(tǒng)結(jié)構(gòu)

產(chǎn)品介紹：

計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)都是大學(xué)計(jì)算機(jī)系的重要課程。HLTD-B2 適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。支技兩種模式的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn) 
模式一中HLTD-B 實(shí)驗(yàn)箱的最大優(yōu)點(diǎn)是開(kāi)放式 CPU 設(shè)計(jì)和測(cè)試，能完成計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn)，同時(shí)也可用于學(xué)生的課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)。是培養(yǎng)學(xué)生的創(chuàng)新精神和實(shí)踐能力、提高大學(xué)計(jì)算機(jī)教學(xué)質(zhì)量的實(shí)驗(yàn)設(shè)備。 
模式二中該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或 PC 機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。用戶可自行設(shè)計(jì) CPU( 可以含流水和 CACHE) 。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn) 
模式一、開(kāi)放式 CPU 實(shí)驗(yàn): 
一、主要技術(shù)指標(biāo) 
1 、實(shí)驗(yàn)系統(tǒng)主要由 PC 監(jiān)控系統(tǒng)，外部程序存儲(chǔ)器， FPGA 及其相關(guān)下載電路，以及控制電路組成。 
2 、 16 位 CPU 基本指令系統(tǒng)支持多種尋址方式。用戶可按照需要自行設(shè)計(jì) CPU 指令系統(tǒng)，從而實(shí)現(xiàn)指令系統(tǒng)和 CPU 系統(tǒng)結(jié)構(gòu)的可變性。 
3 、上端軟件能夠按一個(gè)時(shí)鐘脈沖、半個(gè)時(shí)鐘和連續(xù)運(yùn)行三種方式調(diào)試 CPU 測(cè)試程序，能夠監(jiān)測(cè) CPU 內(nèi)部的所有信號(hào)和數(shù)據(jù)。 
4 、外部存儲(chǔ)器由兩片 HM6116 器件并聯(lián)構(gòu)成 2K X 16 位的存儲(chǔ)器。 
5 、 FPGA （ CPU ）采用 Altera 公司 cyclone 系列的 EP1C12 或其它 FPGA 芯片。 
6 、三種調(diào)試模式： 
7 、機(jī)器字長(zhǎng) 16 位 , 即數(shù)據(jù)總線、地址總線均是 16 位。 
二、計(jì)算機(jī)組成原理實(shí)驗(yàn) 
1 、編碼實(shí)驗(yàn)： Hamming 碼， CRC 碼， BCD 碼的加法。 
2 、運(yùn)算器部件實(shí)驗(yàn)：移位器，加法器，乘法器，除法器。 
3 、時(shí)序部件 
4 、 實(shí)驗(yàn) CPU ：通用寄存器組部件，算術(shù)邏輯部件，指令譯碼器，存儲(chǔ)器部件， CPU 調(diào)試，微程序控制器 
5 、 EP1C6 （ EP1C12 ）內(nèi)部存儲(chǔ)器（ RAM 、 ROM 和 FIFO ）實(shí)驗(yàn) 
三、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基本實(shí)驗(yàn) 
四、數(shù)字電路實(shí)驗(yàn) 
模式二、計(jì)算機(jī)組成原理及體系結(jié)構(gòu) : 
一、主要技術(shù)指標(biāo) 
1 、機(jī)器字長(zhǎng) 16 位（也可設(shè)計(jì)成 8 位字長(zhǎng)的另外一個(gè)新的系統(tǒng)），即運(yùn)算器、主存、數(shù)據(jù)總線、地址總線、指令等都是 16 位。 
2、完整的指令系統(tǒng)被劃分為基本指令和擴(kuò)展指令兩部分，支持多種基本尋址方式。其中的基本指令已經(jīng)實(shí)現(xiàn)，用于設(shè)計(jì)監(jiān)控程序和用戶的常規(guī)匯編程序，保留的多條擴(kuò)展指令供實(shí)驗(yàn)者自己實(shí)現(xiàn)。 
3、主存最大尋址空間是 18K 字（ 16 位），基本容量為 8K 字的 ROM 和 2K 字的 RAM 存儲(chǔ)區(qū)域。另外的 8K 字用于完成存儲(chǔ)器容量擴(kuò)展的教學(xué)實(shí)驗(yàn)。 FPGA 芯片和存儲(chǔ)器芯片之間可以通過(guò)分開(kāi)的地址總線和分開(kāi)的數(shù)據(jù)總線實(shí)現(xiàn)連接，這在實(shí)現(xiàn)分開(kāi)的指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的方案中是必要的。
4 、運(yùn)算器是參照 Am2901 芯片的組成和功能來(lái)設(shè)計(jì)的， ALU 實(shí)現(xiàn) 8 種算術(shù)與邏輯運(yùn)算功能， 
內(nèi)部包括 16 個(gè)雙端口讀出、單端口寫(xiě)入的通用寄存器，和一個(gè)能自行移位的乘商寄存器。設(shè)置 C （進(jìn)位）、 Z （結(jié)果為 0 ）、 V （溢出）和 S （符號(hào)位）四個(gè)狀態(tài)標(biāo)志位。 
5 、控制器采用硬連線控制器方案實(shí)現(xiàn)，也可修改成微程序控制器。實(shí)驗(yàn)人員可方便地修改已有設(shè)計(jì)，或加進(jìn)若干條自己設(shè)計(jì)與實(shí)現(xiàn)的新指令，新老指令同時(shí)運(yùn)行。 
6 、主機(jī)上安裝有二路 INTEL8251 串行接口，可直接接計(jì)算機(jī)終端，或接入一臺(tái) PC 機(jī)作為自己的仿真終端。選用了 MAX202 倍壓線路，以避免使用 +12V 和 -12V 電源。 
7 、兩路的串行接口的接插座安放在機(jī)箱后側(cè)板以方便接線插拔和機(jī)箱蓋的打開(kāi)關(guān)閉。 
8 、在主板上設(shè)置有一些撥數(shù)的開(kāi)關(guān)和微型開(kāi)關(guān)、按鍵和指示燈，支持最低層的手工操作方式的輸入 / 輸出和機(jī)器調(diào)試。 
9 、實(shí)驗(yàn)機(jī)硬件系統(tǒng)，全部功能部件分區(qū)域劃分在大一些的水平放置的一塊印制電路板的不同區(qū)域，所有器件都用插座插接在印制板上，便于更換器件。 
10 、板上安裝了很多發(fā)光二極管指示燈和數(shù)碼管，用于顯示重要的數(shù)據(jù)或控制信號(hào)的狀態(tài)。 
二、基本實(shí)驗(yàn) 
三、可選實(shí)驗(yàn)（課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)） 
四、數(shù)字電路實(shí)驗(yàn)

HLTD-B3計(jì)算機(jī)組成原理及系統(tǒng)結(jié)構(gòu)

產(chǎn)品介紹：

HLTD-B3是16位機(jī)教學(xué)系統(tǒng)。適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。實(shí)驗(yàn)系統(tǒng)分成主要的兩個(gè)部分：一部分采用模塊化的結(jié)構(gòu)(運(yùn)算器、控制器、主存儲(chǔ)器、I/O接口和中斷)構(gòu)成一臺(tái)完整的模型計(jì)算機(jī)，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實(shí)驗(yàn)方便高效；采用先進(jìn)的FPGA芯片，用戶可自行設(shè)計(jì)CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn)。

一、主要技術(shù)指標(biāo)

HLTD-B3是16位機(jī)教學(xué)系統(tǒng)。適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。實(shí)驗(yàn)系統(tǒng)分成主要的兩個(gè)部分：一部分采用模塊化的結(jié)構(gòu)(運(yùn)算器、控制器、主存儲(chǔ)器、I/O接口和中斷)構(gòu)成一臺(tái)完整的模型計(jì)算機(jī)，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實(shí)驗(yàn)方便高效；采用先進(jìn)的FPGA芯片，用戶可自行設(shè)計(jì)CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn)。 
一、主要技術(shù)指標(biāo) 
1、機(jī)器字長(zhǎng)16位，即運(yùn)算器、主存、數(shù)據(jù)總線、地址總線均是16位。 
2、指令系統(tǒng)支持多種基本尋址方式。其中部分指令已實(shí)現(xiàn)，用于設(shè)計(jì)監(jiān)控程序和用戶的常規(guī)匯編程序，尚保留多條指令供用戶自己實(shí)現(xiàn)。 
3、主存最大尋址空間是18K字，基本容量為8K字節(jié)(或16位字)的E2PROM和2K字節(jié)(或16位字)的RAM存儲(chǔ)區(qū)域?？蛇M(jìn)行主存儲(chǔ)器擴(kuò)展實(shí)驗(yàn)。當(dāng)擴(kuò)展存儲(chǔ)器當(dāng)主存儲(chǔ)器使用時(shí)，可用做用戶的監(jiān)控系統(tǒng)，而不破壞原監(jiān)控系統(tǒng)，非常方便教學(xué)。 
4、運(yùn)算器由一片CPLD構(gòu)成，ALU實(shí)現(xiàn)8種算術(shù)與邏輯運(yùn)算功能， 內(nèi)部包括16個(gè)雙端口讀出、單端口寫(xiě)入的通用寄存器， 和一個(gè)能自行移位的乘商寄存器。設(shè)置C、Z、 V、S四個(gè)狀態(tài)標(biāo)志位。用戶也可自行自己的運(yùn)算器，采用USB下載，使用非常方便。 
5、控制器采用微程序和硬布線兩種控制方案實(shí)現(xiàn)， 用戶可根據(jù)自己的需要選擇。微程序控制器采用系統(tǒng)上帶有IO輸入/輸出（計(jì)算機(jī)COM口）進(jìn)行更改，非常方便用戶自行設(shè)計(jì)自已的微程序控制器。硬布線控制器采用一片F(xiàn)PGA，使用USB下載，可完成用戶自行設(shè)計(jì)的多種控制器。 
6、主機(jī)上安裝有一路INTEL8251串行接口，可直接接計(jì)算機(jī)終端， 或接入一臺(tái)PC機(jī)作為自己的仿真終端。選用了MAX202倍壓線路，以避免使用+12V和-12V電源。另保留一路為用戶擴(kuò)展用。用戶可完成串口初始化，雙機(jī)通訊等實(shí)驗(yàn)。或者使用實(shí)驗(yàn)系統(tǒng)上系統(tǒng)自帶的簡(jiǎn)易仿終端（TFT液晶輸入/輸出模塊）。 
7、主機(jī)可完成三級(jí)中斷實(shí)驗(yàn)和中斷嵌套實(shí)驗(yàn)。 
8、在主板上設(shè)有擴(kuò)展實(shí)驗(yàn)接口和擴(kuò)展實(shí)驗(yàn)區(qū)，提供擴(kuò)展內(nèi)存和各種/輸出接口實(shí)驗(yàn)所需的地址、數(shù)據(jù)和控制等信號(hào)，以便支持在主板上完成這類(lèi)擴(kuò)展實(shí)驗(yàn)。 
9、提供多種擴(kuò)展接口實(shí)驗(yàn)小板（用戶選購(gòu)）。 
10、實(shí)驗(yàn)箱有自己的監(jiān)控程序（操作系統(tǒng)），支持多種實(shí)驗(yàn)方式（如：?jiǎn)尾?連續(xù)，手動(dòng)置指令/從內(nèi)存讀指令等），監(jiān)控源碼開(kāi)放，用戶可以修改或使用自己的監(jiān)控程序。 
11、實(shí)驗(yàn)箱上的FPGA芯片也可用于實(shí)現(xiàn)各種時(shí)序電路和組合邏輯電路實(shí)驗(yàn)。及部分EDA實(shí)驗(yàn)。 
12、實(shí)驗(yàn)箱上的FPGA芯片可以實(shí)現(xiàn)流水和非流水兩種CPU方案，還可完成高速緩沖存儲(chǔ)器（cache）的教學(xué)實(shí)驗(yàn)。 
13、提供最齊全的設(shè)計(jì)、實(shí)現(xiàn)、操作使用的資料。包括邏輯圖、可編程器件的邏輯內(nèi)容, 指令格式與功能，微指令格式及微程序清單，組合邏輯的指令執(zhí)行流程表及化簡(jiǎn)后的全部邏輯表達(dá)式, 監(jiān)控程序的源碼等內(nèi)容，還包括對(duì)上述內(nèi)容必要的文字說(shuō)明，還可以提供PC機(jī)仿真終端程序、交叉匯編程序源程序清單。 
14、提供配套的教師用書(shū)，把一些在講課中應(yīng)強(qiáng)調(diào)的內(nèi)容，各基本實(shí)驗(yàn)項(xiàng)目的參考答案等匯集在一起，給出各基本實(shí)驗(yàn)的詳細(xì)的操作步驟，以減輕講課與輔導(dǎo)實(shí)驗(yàn)教師的備課負(fù)擔(dān)。 
15、提供上端教學(xué)軟件，可方便用戶編寫(xiě)和下載用戶的微程序控制器，上端軟件提供仿終端，方便用戶教學(xué)實(shí)驗(yàn)。

  HLTD-B4計(jì)算機(jī)組成原理

產(chǎn)品介紹：

HLTD-B4計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是大學(xué)許多系的兩門(mén)很重要的課程。為了更好地適應(yīng)這兩門(mén)課程的實(shí)驗(yàn)需要，HLTD-B1是一個(gè)8位計(jì)算機(jī)模型實(shí)驗(yàn)系統(tǒng)，可用于大專(zhuān)、本科、碩士研究生計(jì)算機(jī)組成原理課程、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。對(duì)提高學(xué)生的動(dòng)手能力、提高學(xué)生對(duì)計(jì)算機(jī)整體和各組成部分的理解、提高學(xué)生的計(jì)算機(jī)系統(tǒng)綜合設(shè)計(jì)能力都會(huì)有很大幫助。 
實(shí)驗(yàn)系統(tǒng)特點(diǎn)： 
1、HLTD-B4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)采用單板式結(jié)構(gòu)，計(jì)算機(jī)模型簡(jiǎn)單、實(shí)用。計(jì)算機(jī)模型分為數(shù)據(jù)通路、控制器（包括時(shí)序電路）、控制臺(tái)、用戶自定義區(qū)四部分，劃分清晰，各部分之間采用可插、拔的導(dǎo)線連接，控制器和數(shù)據(jù)通路之間也采用開(kāi)關(guān)選擇方法，只需接少量的導(dǎo)線進(jìn)行實(shí)驗(yàn)。接線采用自鎖緊累接方式，接線可靠。 
2、上端軟件簡(jiǎn)單使用，非常方便用戶使用，數(shù)據(jù)通路實(shí)驗(yàn)也可以用軟件進(jìn)行實(shí)驗(yàn)，理解后再在實(shí)驗(yàn)臺(tái)實(shí)驗(yàn)。詳細(xì)說(shuō)明請(qǐng)點(diǎn)擊頂部“HLTD-B4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)詳細(xì)介紹” 查看。 
3、本機(jī)指令系統(tǒng)采用4位指令操作碼，容納16條指令，已實(shí)現(xiàn)了加、減、與、存數(shù)、取數(shù)、轉(zhuǎn)移、條件轉(zhuǎn)移、停機(jī)、開(kāi)中斷、關(guān)中斷和中斷返回等12條指令，其他指令備用。 
4、數(shù)據(jù)通路采用雙端口存儲(chǔ)器作為主存儲(chǔ)器，實(shí)現(xiàn)了數(shù)據(jù)總線和指令總線雙總線體制，能實(shí)現(xiàn)指令流水性能。 
5、數(shù)據(jù)通路中的運(yùn)算器采1片CPLD實(shí)現(xiàn)，寄存器堆采用采用一片ispLSI1016/E構(gòu)成，設(shè)計(jì)新穎。運(yùn)算器能完成多種邏輯運(yùn)算和算術(shù)運(yùn)算。寄存器堆內(nèi)含4個(gè)8位寄存器，能同時(shí)進(jìn)行兩個(gè)端口讀、一個(gè)端口寫(xiě)操作。 
6、控制器有微程序控制器或者組合邏輯控制器兩種類(lèi)型，每種類(lèi)型又有流水和非流水兩種方案。出廠時(shí)提供的控制器是微程序控制器。由于控制器和數(shù)據(jù)通路之間采用可插、拔的導(dǎo)線連接，使用時(shí)學(xué)生可用自己的控制器代替。學(xué)生設(shè)計(jì)的微程序控制器可以是常規(guī)微程序控制器，也可以是流水微程序控制器。 
7、實(shí)驗(yàn)臺(tái)上提供了1片在系統(tǒng)編程芯片CPLD， ISP器件具有在 系統(tǒng)編程的特點(diǎn),學(xué)生在PC計(jì)算機(jī)上設(shè)計(jì)完成自己的常規(guī)硬布線邏輯 控制器或者流水硬布線邏輯控制器后，通過(guò)下載電纜下載到實(shí)驗(yàn)臺(tái)上的CPLD中，CPLD就構(gòu)成了新的控制器，用它代替原有的控制器實(shí)現(xiàn)對(duì)數(shù)據(jù)通路的控制。實(shí)現(xiàn)控制器設(shè)計(jì)的實(shí)驗(yàn)對(duì)學(xué)生提高計(jì)算機(jī)系統(tǒng)綜合設(shè)計(jì)能力將會(huì)有很大幫助。 
8、時(shí)序電路由1個(gè)1MHz晶體振蕩器和2片GAL22V10構(gòu)成。一條微程序時(shí)序上分為4拍。一條組合邏輯指令由4個(gè)周期組成，一個(gè)周期由4拍組成。 
9、控制臺(tái)部分包含8個(gè)數(shù)據(jù)開(kāi)關(guān)，用于置數(shù)功能；16個(gè)雙位開(kāi)關(guān)，用于置信號(hào)電平；多個(gè)LED指示燈，用于顯示存儲(chǔ)器左地址、右地址、數(shù)據(jù)總線、指令寄存器、微地址、微標(biāo)志、進(jìn)位C、中斷允許標(biāo)志。控制臺(tái)上還有復(fù)位、啟動(dòng)和中斷三個(gè)單脈沖發(fā)生器?？刂婆_(tái)操作有五種操作模式：讀存儲(chǔ)器、寫(xiě)存儲(chǔ)器、讀寄存器、寫(xiě)寄存器和啟動(dòng)程序運(yùn)行。控制臺(tái)上有單拍、單指令、單步開(kāi)關(guān)，微指令單拍、單指令和單步操作。 
10、實(shí)驗(yàn)臺(tái)上有一片用戶自選器件實(shí)驗(yàn)區(qū)，其中包含了若干雙列直插器件的插座，供用戶做中、小規(guī)模器件使用。 
11、電源部分采用模塊電源，重量輕，具有抗電源對(duì)地短路能力。 
12、接線采用自鎖緊連接方式，接線可靠。

主要實(shí)驗(yàn)項(xiàng)目： 
1．運(yùn)算器組成實(shí)驗(yàn) 
2．雙端口存儲(chǔ)器原理實(shí)驗(yàn) 
3．?dāng)?shù)據(jù)通路組成實(shí)驗(yàn) 
4．微程序控制器組成實(shí)驗(yàn) 
5．CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn) 
6．中斷原理實(shí)驗(yàn) 
7．常規(guī)硬布線控制器的設(shè)計(jì)和調(diào)試實(shí)驗(yàn) 
8．流水微程序控制器設(shè)計(jì)和調(diào)試實(shí)驗(yàn) 
9．流水硬布線控制器設(shè)計(jì)和調(diào)試實(shí)驗(yàn)

HLTD-B5計(jì)算機(jī)組成原理及系統(tǒng)結(jié)構(gòu)

產(chǎn)品介紹：

HLTD-B5是16位機(jī)教學(xué)系統(tǒng)。適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。實(shí)驗(yàn)系統(tǒng)分成主要的兩個(gè)部分：一部分采用模塊化的結(jié)構(gòu)(運(yùn)算器、控制器、主存儲(chǔ)器、I/O接口和中斷)構(gòu)成一臺(tái)完整的模型計(jì)算機(jī)，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實(shí)驗(yàn)方便高效；采用先進(jìn)的FPGA芯片，用戶可自行設(shè)計(jì)CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn)。

一、主要技術(shù)指標(biāo)

HLTD-B5是16位機(jī)教學(xué)系統(tǒng)。適用于本科、碩士研究生的計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實(shí)驗(yàn)。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機(jī)相連（可以通過(guò)鍵盤(pán)輸入程序執(zhí)行，結(jié)果可以通過(guò)指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。實(shí)驗(yàn)系統(tǒng)分成主要的兩個(gè)部分：一部分采用模塊化的結(jié)構(gòu)(運(yùn)算器、控制器、主存儲(chǔ)器、I/O接口和中斷)構(gòu)成一臺(tái)完整的模型計(jì)算機(jī)，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實(shí)驗(yàn)方便高效；采用先進(jìn)的FPGA芯片，用戶可自行設(shè)計(jì)CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實(shí)驗(yàn)項(xiàng)目多、水平高，實(shí)驗(yàn)手段先進(jìn)。 
一、主要技術(shù)指標(biāo) 
1、機(jī)器字長(zhǎng)16位，即運(yùn)算器、主存、數(shù)據(jù)總線、地址總線均是16位。 
2、指令系統(tǒng)支持多種基本尋址方式。其中部分指令已實(shí)現(xiàn)，用于設(shè)計(jì)監(jiān)控程序和用戶的常規(guī)匯編程序，尚保留多條指令供用戶自己實(shí)現(xiàn)。 
3、主存最大尋址空間是18K字，基本容量為8K字節(jié)(或16位字)的E2PROM和2K字節(jié)(或16位字)的RAM存儲(chǔ)區(qū)域?？蛇M(jìn)行主存儲(chǔ)器擴(kuò)展實(shí)驗(yàn)。當(dāng)擴(kuò)展存儲(chǔ)器當(dāng)主存儲(chǔ)器使用時(shí)，可用做用戶的監(jiān)控系統(tǒng)，而不破壞原監(jiān)控系統(tǒng)，非常方便教學(xué)。 
4、運(yùn)算器由一片CPLD構(gòu)成，ALU實(shí)現(xiàn)8種算術(shù)與邏輯運(yùn)算功能， 內(nèi)部包括16個(gè)雙端口讀出、單端口寫(xiě)入的通用寄存器， 和一個(gè)能自行移位的乘商寄存器。設(shè)置C、Z、 V、S四個(gè)狀態(tài)標(biāo)志位。用戶也可自行自己的運(yùn)算器，采用USB下載，使用非常方便。 
5、控制器采用微程序和硬布線兩種控制方案實(shí)現(xiàn)， 用戶可根據(jù)自己的需要選擇。微程序控制器采用系統(tǒng)上帶有IO輸入/輸出（計(jì)算機(jī)COM口）進(jìn)行更改，非常方便用戶自行設(shè)計(jì)自已的微程序控制器。硬布線控制器采用一片F(xiàn)PGA，使用USB下載，可完成用戶自行設(shè)計(jì)的多種控制器。 
6、主機(jī)上安裝有一路INTEL8251串行接口，可直接接計(jì)算機(jī)終端， 或接入一臺(tái)PC機(jī)作為自己的仿真終端。選用了MAX202倍壓線路，以避免使用+12V和-12V電源。另保留一路為用戶擴(kuò)展用。用戶可完成串口初始化，雙機(jī)通訊等實(shí)驗(yàn)。或者使用實(shí)驗(yàn)系統(tǒng)上系統(tǒng)自帶的簡(jiǎn)易仿終端（TFT液晶輸入/輸出模塊）。 
7、主機(jī)可完成三級(jí)中斷實(shí)驗(yàn)和中斷嵌套實(shí)驗(yàn)。 
8、在主板上設(shè)有擴(kuò)展實(shí)驗(yàn)接口和擴(kuò)展實(shí)驗(yàn)區(qū)，提供擴(kuò)展內(nèi)存和各種/輸出接口實(shí)驗(yàn)所需的地址、數(shù)據(jù)和控制等信號(hào)，以便支持在主板上完成這類(lèi)擴(kuò)展實(shí)驗(yàn)。 
9、提供多種擴(kuò)展接口實(shí)驗(yàn)小板（用戶選購(gòu)）。 
10、實(shí)驗(yàn)箱有自己的監(jiān)控程序（操作系統(tǒng)），支持多種實(shí)驗(yàn)方式（如：?jiǎn)尾?連續(xù)，手動(dòng)置指令/從內(nèi)存讀指令等），監(jiān)控源碼開(kāi)放，用戶可以修改或使用自己的監(jiān)控程序。 
11、實(shí)驗(yàn)箱上的FPGA芯片也可用于實(shí)現(xiàn)各種時(shí)序電路和組合邏輯電路實(shí)驗(yàn)。及部分EDA實(shí)驗(yàn)。 
12、實(shí)驗(yàn)箱上的FPGA芯片可以實(shí)現(xiàn)流水和非流水兩種CPU方案，還可完成高速緩沖存儲(chǔ)器（cache）的教學(xué)實(shí)驗(yàn)。 
13、提供最齊全的設(shè)計(jì)、實(shí)現(xiàn)、操作使用的資料。包括邏輯圖、可編程器件的邏輯內(nèi)容, 指令格式與功能，微指令格式及微程序清單，組合邏輯的指令執(zhí)行流程表及化簡(jiǎn)后的全部邏輯表達(dá)式, 監(jiān)控程序的源碼等內(nèi)容，還包括對(duì)上述內(nèi)容必要的文字說(shuō)明，還可以提供PC機(jī)仿真終端程序、交叉匯編程序源程序清單。 
14、提供配套的教師用書(shū)，把一些在講課中應(yīng)強(qiáng)調(diào)的內(nèi)容，各基本實(shí)驗(yàn)項(xiàng)目的參考答案等匯集在一起，給出各基本實(shí)驗(yàn)的詳細(xì)的操作步驟，以減輕講課與輔導(dǎo)實(shí)驗(yàn)教師的備課負(fù)擔(dān)。 
15、提供上端教學(xué)軟件，可方便用戶編寫(xiě)和下載用戶的微程序控制器，上端軟件提供仿終端，方便用戶教學(xué)實(shí)驗(yàn)。

 
HLTD-B計(jì)算機(jī)組成原理仿真系統(tǒng)